VHawk是一款针对Verilog-HDL、VHDL语言，具有自主知识产权的代码缺陷检查管理平台。独立自主研发，用于对FPGA/IC设计HDL源代码进行代码质量静态规则检查的基础工具软件。采用了国内领先的HDL代码静态分析技术，提供了针对HDL代码编码风格、可综合性、可重用性、时钟复位以及状态机等潜在设计缺陷的自动化检测、缺陷跟踪及管理一站式解决方案。VHawk支持包括Do254、GJB、GB、Xilinx、Altera等多种业内主流的HDL编码规则集，能有效提高ASIC及FPGA的HDL编码质量，便于RTL签核，减少昂贵的重新设计与迭代所产生的经济代价和时间成本。
VHawk是首款支持国军标的国产化硬件代码编码规范检查工具，该工具能在芯片和FPGA设计阶段发现潜在的错误，降低设计风险，帮助客户提前交付芯片和FPGA设计产品。VHawk 可广泛支持航空航天、汽车、船舶、核电、医疗器械等特定领域的编码规范自动化检查，同时也能支持大中小企业市场的多样定制化需求。
